C906 RISC-V Board

YCTECH industrielt produktkontrolkortudvikling omfatter industrielt styrekortsoftwaredesign, softwareopgradering, skematisk diagramdesign, PCB-design, PCB-produktion og PCBA-behandling beliggende på Kinas østkyst. Vores virksomhed designer, udvikler og producerer C906 RISC-V-kort. Ali Group Pingtouge har successivt lanceret adskillige RISCV-processorer, og nogle processorer er blevet anvendt i industrien. For eksempel, i en bestemt Zhi's D1-processor er Pingtouges Xuantie C906-kerne indlejret som "kernen". Selvom RISCV er en åben standard, og der er nogle RTL-implementeringer af open source-kerner på internettet, er kommercielle RISCV-kerner generelt lukkede kilder. Men hvad der er overraskende er, at Brother Pingtou i oktober i år åbnede de fire RISCV-kerner, han designede, inklusive C906-kernen, der blev brugt af D1.

Xuantie C906 er en billig 64-bit RISC-V-arkitektur-processorkerne udviklet af Alibaba Pingtouge Semiconductor Co., Ltd. Xuantie C906 er baseret på 64-bit RISC-V-arkitekturen og har udvidet og forbedret RISC-V-arkitekturen. Udvidede forbedringer omfatter:

1. Forbedring af instruktionssæt: Fokus på fire aspekter af hukommelsesadgang, aritmetiske operationer, bitoperationer og Cache-operationer, og i alt 130 instruktioner er blevet udvidet. Samtidig understøtter Xuantie-processorudviklingsteamet disse instruktioner på compilerniveau. Med undtagelse af Cache-betjeningsinstruktionerne kan disse instruktioner kompileres og genereres, inklusive GCC- og LLVM-kompilering.

2. Hukommelsesmodelforbedring: Udvid hukommelsessideattributter, understøtte sideattributter såsom Cacheable og Strong order, og understøt dem på Linux-kernen.

Nøgle arkitektoniske parametre for Xuantie C906 inkluderer:

RV64IMA[FD]C[V] arkitektur

Pingtouge instruktionsudvidelse og forbedringsteknologi

Pingtouge-hukommelsesmodelforbedringsteknologi

5-trins heltalspipeline, enkeltudgave sekventiel udførelse

128-bit vektorberegningsenhed, understøtter SIMD-beregning af FP16/FP32/INT8/INT16/INT32.

C906 er et RV64-bit instruktionssæt, 5-niveaus sekventiel enkelt lancering, 8KB-64KB L1 Cache-understøttelse, ingen L2 Cache-understøttelse, halv/enkelt/dobbelt præcisionsunderstøttelse, VIPT fire-vejs kombination L1-datacache.